PAT-NO:

JP401102644A

DOCUMENT-IDENTIFIER: JP 01102644 A

TITLE:

PIPELINE TYPE PROCESSING UNIT

**PUBN-DATE**:

April 20, 1989

INVENTOR-INFORMATION: NAME SCHWARZ, ERIC M VASSILIADIS, STAMATIS

ASSIGNEE-INFORMATION:

**NAME** 

COUNTRY

INTERNATL BUSINESS MACH CORP <IBM>

N/A

APPL-NO:

JP63233855

APPL-DATE:

September 20, 1988

INT-CL (IPC): G06F009/38, G06F015/16

# **ABSTRACT**:

PURPOSE: To introduce a dynamic MIMD pipeline to a computer system by reading a succeeding instruction stream even when pipeline processing and execution of a 1st instruction stream are not finished in a pipeline circuit.

CONSTITUTION: The processing unit includes receiving means 21, 22, 25 receiving an input instruction, plural pipeline processing means 26 executing an input instruction, and a dynamic activity recording table 27 to control the instruction execution of the processing means 26. Each of processing means 26a-26d stores and executes plural instructions and they are identified by definite identifiers (pipe numbers) 1-4 respectively. Since the instructions stored in each of the processing means 26a-26d are in various execution stages, a table 27 stores information relating to the instructions stored in each of the processing means 26a-26d. The information includes an identifier of the processing means to execute the instruction. Thus, the dynamic plural-instruction stream plural-data (MIMD) pipeline is used for the computer system to attain a high efficiency.

COPYRIGHT: (C)1989,JPO

### ⑩日本国特許庁(JP)

① 特許出願公開

# ② 公開特許公報(A) 平1-102644

(3) Int Cl. 4

識別記号

庁内整理番号

43公開 平成1年(1989)4月20日

G 06 F 9/38 15/16

88 350 6 370 A-7361-5B 6745-5B

審査請求 有 請求項の数 1 (全21頁)

**9**発明の名称 パイプライン式処理装置

②特 願 昭63-233855

20出 願 昭63(1988)9月20日

⑫発 明 者 エリック・マーク・シ

アメリカ合衆国ニユーヨーク州エンデイコット、ジェー

ユワツツ

ン・レイスイ・ドライブ5エー番地

砂発 明 者 ステマテイズ・ヴアシ

リアデス

アメリカ合衆国ニユーヨーク州ヴェスタル、ヴェスタル・

ロード717番地

⑪出 願 人 インターナショナル・

アメリカ合衆国10504、ニユーヨーク州アーモンク(番地

なし)

ビジネス・マシーン ズ・コーポレーション

郊代 理 人 弁理士 頓宮 孝一

外1名

### 明 細 誓

1.発明の名称 パイプライン式処理装置

### 2. 作許請求の範囲

入力命令を受取る受取り手段と、

それぞれが一意的な識別子により識別され、複数の入力命令を保持して実行する複数のパイプライン式処理手段と、

前記処理手段及び前記受取り手段に接続され、 前記複数の入力命令を保持している処理手段の職 別子及び眩入力命令の情報を記録して、前記処理 手段での命令実行を制御するテーブル手段と、

を具備するパイプライン式処理装置。

### 3 発明の詳細な説明

# A. 産業上の利用分野

本発明は計算機システムに係り、特に、単一命令ストリーム単一データ(SISD)アーキテクチャで動作するように設計されている、浮動小数点ユニットの如き機能ユニットで、複数命令スト

リーム複数データ ( M I M D ) パイプラインを使 用する技術に係る。

### B. 従来技術とその課題

殆んどの計算機のプロセッサは何らかの形のパ イプラインを利用している。パイプライン式プロ セツサでは、命令ストリームの2以上の命令が同 時に実行される。実行中の各命令はパイプの異な つたステージにある。パイプライン式プロセッサ は当然非パイプライン式プロセッサよりも高性能 である。パイプライン方式には幾つかのタイプが ある。その1つは単一命令ストリーム単一データ (SISD)パイプライン方式である。SISD タイプにおいては、個々の命令は単一のデータ・ オペレーションとパイプライン結合される。しか し、SISDパイプライン方式を採ると多くのハ ザードに遭遇する。可能な最大の新データ・レー トでパイプラインに入る時にハザードが生じる。 ハザードは、構造ハザード及びデータ依存ハザー ドの2つに分けるととができる。構造ハザードは、 2つのデータが同じハードウェアを使おうとした 時、すなわちハードウェアの使用に関して衝突が 起こつた時に生じる。データ依存ハザードは、パ イプラインの1つのステージで起こつた事象通の 可否を決定するときに生じ得る。例えば、パイ ラインが2つのステージを有し、各ステージが ラインが2つのステージを有し、各ステージが ーメモリの使用を要求している時、一方のステー ジがメモリを使用中であれば、他方のステー メモリが解放されるまで待つていなければならな い。

別のタイプは、複数命令ストリーム複数データ(MIMD)パイプライン方式と呼ばれるものである。MIMDタイプでは、個々の命令ではなくて命令ストリームがパイプライン化される。MIMDタイプのパイプライン方式はハザードの問題を生じない。しかし、命令ストリームがパイプライン化されると云つても、或る命令ストリームの実行が完了しない限り、次の命令ストリームの実行を開始することはできない。従つて、MIMD

実行後、更新された命令はパイプライン回路14から記憶装置10に書込まれる。命令ストリームの最後の命令が初期設定制御部12からパイプライン回路14へ送られ、その実行が終つて最後の更新された命令が記憶装置10へ送られると、別の命令ストリームがパイプライン回路14での実行のために、記憶装置10から初期設定制御部12へ読出される。

従つて本発明の目的は、上述の如き欠点のない 新しいタイプのパイプライン(以下、動的MIM Dパイプラインと云う)を計算機システムに導入 することにある。 バイブライン方式の性能は、SISDバイブライン方式よりは上であるが、一時に1つの命令ストリームしか実行できないと云う原理によつて制限を受ける。

第2図を参照しながら、従来のMIMDパイプライン方式について説明する。

第2図において、記憶装置10は複数の命令ストリーム及び各命令ストリームの状態を記憶している。記憶装置10の出力には初期設定制御部12が接続され、そして初期設定制御部12の出力にはパイプライン回路14が接続されている。パイプライン回路14位ハザード検出回路を持つていない。パイプライン回路14の出力は記憶装置10に接続されている。

動作時には、まず1つの命令ストリームが記憶 装置10から初期設定制御部12へ送られる。初 期設定制御部12は、受取つた命令ストリームの 各命令を1つずつパイプライン回路14の内部でパ イプライン化され、一時に1つずつ実行される。

### C. 課題を解決するための手段

本発明に従うパイプライン式処理装置は、入力命令を受取る受取り手段、入力命令を実行する複数のパイプライン式処理手段、及び処理手段での命令実行を制御するためのテーブル手段を含むての各処理手段(パイプ)は複数の命令を保持して、それぞれ一意的な職別子の強別子ものはない。各処理手段における各命令の状況を正確に記録していまける各命令の状況を正確に記録しておける各命令の状況を正確に記録しておいるの情報を記憶する。との情報を記憶する。との情報を記憶する。との情報を記憶する。との情報を記憶する。との情報を記憶する。といい、当該命令を実行する処理手段の識別子も含まれる。

上述の如きパイプライン式処理装置は、例えば 浮動小数点ユニットに適用できる。一般に、浮動 小数点ユニットはCPUの如き他の機能ユニット からの要求に応答して動作するが、命令実行で手 一杯の時は要求に応じられないことがある。また、何らかのハザードが存在していると、命令の実行を選らせる必要がある。とれらを監視するため、後述の実施例では、ハンドンエーク/大域ハザード回路が使用される。ユニットが使用中でなく且つハザードが存在しなければ、次の命令を対応する処理手段へ入れることができる。また、命令の長さや種類に応じてMIMDモード又はSISDをさ設けられる。

#### D. 実施例

以下では、本発明に従り動的MIMDパイプラインを計算機システムの機能ユニットに組込んだ例を説明する。機能ユニットとしては浮動小数点ユニット(以下、FPUと略称)を取り上げるが、勿論本発明はこれに限定されるものではない。

計算機システムは、FPUの他に、キャッシュ、CPU、及びベクトル・プロセッサを含む。FP Uは、キャッシュ、CPU又はペクトル・プロセ

Uがその命令を実行すべき場合には、CPUは適当なPBUにプロセッサ・パス動作(PBO)信号を送る。例えば、CPUで解読した命令が長精度形式の浮動小数点乗算命令であれば、FPUで実行した方が適しているので、CPUはPBO信号をFPUへ送つて、この命令の実行を要求する。

FPUは2つの主要部、すなわちデータが実際に流れる部分と、命令が導入されて制御信号に変換される部分とを含んでいるが、本明細書で主に説明するのは後者の部分である。

本発明の動的MIMDパイプラインを利用する FPUの構成例を第1図に示す。

第1図において、FPU20のCパスは命令スタック21に接続される。命令スタック21に接続される。デコーダ22の出力はデコーダ22に接続される。デコーダ22の出力はハントシエーク/大域ハザード回路23、MIMD/SISD切替え回路24、及び初期散定回路25に接続される。回路23及び24の出力は初期設定回路25の出力は勤的活動記録テーブル27、

ツサからデータを直接受取る。命令はCPUから 受取る。CPUは、キャッシュから来るデータの 制御には関与しない。 CPUは、(キャッシュか ら ) データを要求する一方で、命令を F P U へ送 る。データがキャッシュからアクセスされている 間、CPUは命令をFPUへ送り続ける。その際、 キャツシュからデータをアクセスするサイクルと、 対応する命令をFPUへ送るサイクルとの間の向 期は無視される。従つて、例えばサイクルNでF PUに到着したデータが、サイクルM(ただしM ≤N)でFPUに送られた命令に関係するデータ である場合がある。CPUは、Cパスと呼ばれる パスを介して、FPU及び他のユニット(例えば キャツシュ)に動作を要求する。Cパスは、CP UとFPUとの間で命令を転送する唯一の手段で ある。命令のOPコードの他に、ハンドシエーク 制御信号もCパス上を転送される。CPUが喪求 を送る機能ユニットをプロセッサ・パス・ユニッ ト(PBU)と呼ぶ。その1つがFPUである。 CPUが自身で実行できない命令を検出し、PB

パイプライン機構26、及び複数の浮動小数点レ ジスタ(FPR)のアレイ.2 8に接続される。ハ ンドシエーク/大城ハザード回路23の出力は例 外処理回路19にも接続される。例外処理回路1 9の出力は動的活動記録テーブル27に接続され る。パイプライン機構26も動的活動記録テープ ル27及び例外処理回路19に接続され、またD パスに出力を発生する。Dバスは、データ・キャ ツシユ(図示せず)及びアーキテクチャ上で定義 されたローカル・メモリであるFPRアレイ28 に接続される。動的活動記録テーブル27の出力 は、Dバス及びFPRアレイ28への出力ゲート 動作を制御するのに用いられる。Cパスは、命令 スタック21の他に、Dパス・スタック制御回路 30にも入力を供給する。Dパス・スタック制御 回路30の出力はDパス・スタック29に接続さ れる。 D パス・スタック 2 9 は D パスから入力を 受収る。Dパス・スタック29及びFPRアレイ 28の出力は、データ・フローを開始するデータ を発生する。

本発明の動的 M I M D パイプラインは 2 つの経路、すなわち命令及び制御のための経路( C パス経路) と、データ・フローのための経路( D パス経路) に分けることができる。命令は C パスを介して受取られ、命令スタック 2 1 に置かれた後、デコーダ 2 2 で解説される。データは D パスを介して第 1 図の動的 M I M D パイプラインへ導入される。

ハンドシェーク/大域ハザード回路23はCPU(図示せず)へハンドシェーク信号を送り、大域ハザードを検出する。ハンドシェーク/大域ハザード回路23の詳細は第10図に示してあるが、これについてはあとで説明する。Cバスは、CPUと各PBU(FPU20を含む)との間で一組のハンドシェーク信号を転送する。FPU20がCPUからのもので、且つFPU20が当該要求に関係する唯一のPBUであれば、ハンドシェーク/大域ハザード回路23は、肯定応答信号(ACK)、使用中信号又は割込み信号をCPUへ

モード又はMIMDモードを設定する。入力命令が64ビットよりも長いオペランドを使用するものであるか、又は命令の実行が困難であれば、MIMD/SISD切替え回路24はSISDモードを選択し、さもなければMIMDモードを選択する。

実行が困難であると考えられ、SISDモード が選択される命令は次の通りである。

浮動小数点除算

固定小数点除算

平方根演算

拡張精度オペランドを用いる演算

SISDモードでの実行中は、当該命令の実行を除くと、どのような活動も行われない。これは、FPU20のハンドシエーク回路23からCPUへ送られる使用中信号を活動状態に保つことにより達成される。使用中信号が活動状態にあると、CPUは新しい要求をFPU20へ送れない。

以下に列挙する命令又はその如何なる組合せも、 MIMD/SISD切替え回路24にMIMDモ 送する必要がある。ACKは、Cパスから要求を受取つた時にFPUが使用中(ビジー)でなければ、FPUからCPUへ送られる。割込み個号は、データ例外が生じて状況ワードに重要情報が書込まれていると、FPUからCPUへ送られる。使用中個号は、FPUが別の命令を受入れて実行することができない場合に、FPUからCPUへ送られる。

ハンドシエーク/大城ハザード回路23は、大 域ハザードを検出すると、その存在を表わす信号 を初期散定回路25 へ送る。また回路23は、( 初期散定回路25 と関連して)FPU20の応答 を他のプロセッサ・パス・ユニット(PBU)へ 送る。回路23は、命令ストリームの始め及び終 りを検出するのにも役立つ。回路23は、実行中 の他の命令に対する命令のデータ依存性によるハ ザード(データ・インターロック)の存在を検出 する。

MIMD/SISD切替え回路24は、デコー ダ22で解読された入力命令に応じて、SISD

ードを選択させる。

浮動小数点演算

加算

比較

二分

p - 1

乗算

記憶

固定小数点演算ーマイクロコード

乗算

その他の演算ーマイクロコード

- F

記憶

状況ワード

間接モード

再試行

次の命令は、MIMD/SISD切替え回路 2 4 KSISDモードを選択させる。

浮動小数点ーマイクロコード

拡張精度加算

拡張精度乗算

除算

拡張精度除算

平方根该算

拡張精度丸めロード

固定小数点演算ーマイクロコード

除算

初期設定回路 2 5 はパイプを起動し、動的活動記録テーブル2 7 を更新する。初期設定回路 2 5 の詳細については、あとで第 1 1 図を参照しながら説明する。初期設定回路 2 5 はハンドシェーク / 大域ハザード回路 2 3 と関連して、命令ストリームの始め及び終りを決定し、また何らかのする。命令解読後、デコーダ 2 2 からの出力によりである命令のタイプが、初期設定回路 2 5 及びて、でれる命令のタイプが、初期設定回路 2 5 及びて、でれる命令のタイプが、初期設定回路 2 5 及びて、でまる。

し、使用中信号での応答は命令ストリームの終りを示す。ハンドシェーク/大城ハザード回路 2 3 は、データ依存性によるハザードの存在を検出するのに用いられる。初期設定回路 2 5 は、動的活動記録テーブル 2 7 に新しいエントリを追加する。従つて、要約すると、初期設定は、ハンドシェーキング、活動記録ファイルの更新、及びもしデータ依存ハザードが生じていればその処理、から成る。

第1図の動的MIMDパイプラインは4つのパイプライン回路(パイプ1~パイプ4)26a~26dを含む。従つて命令のカテゴリも4つある(1つのパイプ当り1つのカテゴリ)。

Dパス上のデータは F P R T レイ 2 8 又は D パス・スタック 2 9 により処理される。 D パス・スタック 2 9 は D パス・スタック 制御 回路 3 0 の制御を受ける。

例外処理回路 1 9 は、例外が生じているかどうかを調べる。命令実行中に生じ得るデータ例外のタイプは次の通りである。

れる)と比較される。大域ハザードがないことが 動的活動記録テーブル27により示され、当面の 内部ハザードがないことがハンドンエータ/大域 ハザード回路23の出力により示されると、命令 の初期散定が行われる。ハンドンエータ/大域ハ ザード回路23が使用中信号を発生していると、 初期設定回路25は如何なる初期設定も行わない。

初期設定は、適切なパイプの状況制御の開始、及び動的活動記録テーブル27への新しいエントリの入力を含む。初期設定の状況をCPUに知23である。回路23は、ACKをCPUを示しととなる。回路23は、ACKをCPUを示したととなり、命令の処理が開始されたことにより、命令を受取つたが、それ程多くを停止りたが、それ程多でをよりの命令を受取つたが、それ程多でをよりの命令を受取つたが、のの路23及び25はたのできないたが、のの路23及び25はたのできないが、のの路23及び25はたのの路23及び25はたのの路23とででででいいのように、の路23とではないの路23とででででは、入りにないの路23とにないの路23とにないの路23とにないの路23とにないの路23とにはの路へにないの路23とにないの路23とにないの路23とにないの路へにないの路3とにないの路へにないの路へにないの路へにないのよりにはいている。

指数オーバーフロー例外 指数アンダーフロー例外 浮動小数点除算例外 固定小数点除算例外 有効数字例外

平方根演算例外

これらの例外のうちの1つを起こす命令が検出 されると、この命令の後で受取られたすべての命 令は、例えそれらが既に実行中であつたとしても、 あたかも受取られなかつたかの如き効果を与える ため、取消さなければならない。これは、動的M IMDアーキテクチャが維持しなければならかい SISDアーキテクチャの性質である。命令のの 消しは、例外を起こした命令の完了後に動的活動 記録テーブル27の中のすべての有効ピットをゼ ロに変えることにより為される。更に、CPUが割 になのユニットは割込みを知らされ、CPUが割 込み処理ルーチンを開始するまでそれらの命令を 取消さなければならない。

計算機システムのFPUに配置される第1図の

動的MIMDパイプラインはCパスから命令を受 取り、FPUは他のPBUと同様に、「ACK」、 「使用中」及び「割込み」の如き特定のハンドシ エーク信号を送ることによつて応答する。CPU はパイプライン・モードで働き、サイクル毎にP BOコマンドを、ACKが返されたかどりかには 無関係に送出するので、PBUは次のPBOの実 行に進む前に、最後のPBOに対するACKが返 されたかどうかを調べなければならない。PBU はスマート・インタフェースを含んでおり、それ を用いて、他のPBUとCPUとの間のハンドシ エーク状態をチェックする。PBUは、PBOを 受取つた後のサイクルで、3つのハンドシエーク 信号のうちの1つを回路23からCPUに送る必 襞がある。PBUは、ハザードに渡遇すると、使 用中信号をCPUに送る。その時PBUは、受取 つた命令及びその次の命令を命令スタック21に 保持しており、かくしてCPUからの命令の順序 が維持される。

第3図の(a)に示すように、命令スタック21

のピットを示し、(c) はマイクロコード・モード 時におけるCパス上のピットを示している。

前述のように、命令スタック21はCバス・スタック21 a 及びその出力に接続されたCバス・レジスタ21 b を含む。Cバスと同じく、命令スタック21は多くとも2つの命令につき25ビットの情報を保持する。各ビットの意味は次の通りである。

ビット 0 ー F P U 2 0 が配線モードにあるかマイクロコード・モードにあるかを示す P B O ビット。配線モード(ビット 0 = 0)においては、例外は C P U に報告される。マイクロコード・モード(ビット 0 = 1)においては、例外は状況ワード(第8図参照)に記憶されるが、報告されるととはない。

ビット1(FP)—当該命令がFPU20で実 行されねばならないことをFPU20に知らせる FPU要求ビット。

ビット2(IPU)ー命令の解説をキャッシュ に知らせるIPU/キャッシュ要求ビット。 は C パス・スタック 2 1 a 及び C パス・レジスタ 2 1 b を含む。受取つた命令は C パス・レジスタ 21bに保持され、その次の命令はCパス・スタ ツク21 a に保持される。使用中信号を発生させ るハザードに遭遇しない限り、命令はスタックさ れない。FPU20は、処理能力の範囲内であれ は、どれ程多くの命令でも受入れるが、CPU程 多くの情報を含まない。と云りのは、CPUはそ の命令パツファの内容から、何らかの問題が生じ そうだと判断すると、命令をパス・ユニットへ送 る前にその命令を停止させることができるからで ある。FPU20及び他のパス・ユニット(例え はデータ・キャッシュ)での実行を要求するPB OがCPUから送られる場合、FPU20はデー タ・キャッシュによる命令実行の開始を阻止でき ない。従つて、FPU20によるパイプライン化 の最も効率的な方法は、ハザードに遭遇するまで にできるだけ多くの処理を行りことである。

第3図において、(a)は命令スタック21の構成を示し、(b)は配線モード時におけるCパス上

ピット3(VP)ーペクトル・プロセッサ要求 ピット。

ピット4~10一命令のOPコード。

ビット11~13(F1)ーオペランド1の符 号化されたFPRアドレス。

ピット14~16(F2)ーオペランド2の符 号化されたFPRアドレス。

ピット17~19(TAG又はSRC)ー配線モードにおいては、これらのピットは、例外発生に伴つて状況ワードに記憶される割込みタグ(TAG)を表わし、マイクロコード・モードにおいては、ソースPBU(SRC)を識別する。割込みタグは、CPUの命令スタックにある命令を一意的に識別する。

ビット24(P)ー命令の妥当性を検査するためのパリテイ・ビット。

C パス上の命令は上述の25 ビットの形で命令 スタック21へ導入される。なお、第3図の(b) 及び(c)の中の斜線部分は予約フィールドを表わ している。

助的活動記録テーブル21の構成を第4図に示 す。第4図の例では、勤的活動記録テーブル27 報を記憶する。とれは、入力命令が 4 つのパイプ ライン回路26a~26dのうちの1つに入つて 完了する必要があるときに使用される。命令はス タックされるので、テープル27は1以上の命令 ストリームの命令與行の完了を順序づける手段を 提供する。 C パスは一時に1つの命令しか送れな いので、この結果として命令の開始時間が決まる。 1以上の命令ストリームの命令の実行は完了まで に複数のサイクルを要することがあり、またパイ プも複数存在しているので、複数の命令を同時に 実行することが可能である。アーキテクチャ上の 制約から、割込みが起とつた時に命令がシーケン シャルでなかつたなら、結果が予測できないこと があるので、命令完了の順序は維持されねばなら ない。従つて、順序づけ情報及び完了情報をテー

とを示す。

ビット 1 1~ 1 3 ( INT TAG) ~ CPU のスタックにおける命令を一意的に識別する割込 みタグ。

ビット14~16(PSW PTR)-命令の 再試行ポインタを識別する。

プル27に保持しておく必要がある。テーブル2 7は次のような情報を記憶する。

ピツト O ( V ) ー 有効 ピット。

ビット1~3(WR ADDR)ー普込みアドレス。

ビット4~5(PIPE NO)ーバイブ番号 (00=加算、01=乗算、10=ロードRX、 11=その他)。

ビント 6 ( H ) - 1 であれば配線 F P U 要求で あることを示し、 0 であればマイクロコード命令 であることを示す。

ビット 7 ( W T ) 一番込みタイプの命令かどり かを示す。

ビット 8 ( M / S ) - 1 であれば M I M D 命令 タイプであることを示し、 O であれば S I S D 命 令タイプであることを示す。

ピット9(EXT)-拡張精度結果を普込むか どうかを示す。

ビット10(LEN)-1であれば結果が長精 度であることを示し、0であれば短精度であるこ

す有効ビット(V)である。有効ビット(V)は 例外が生じるとクリアされる。有効ビット(V) は命令完了時にもクリアされるが、その場合はス タックが上方にシフトされる。従つて、動的活動 記録テーブル27において有効ビット(V)をク リアすることにより、FPU20中のすべての未 了命令を迅速に取消すことができる。

パイプライン機構26の構成を第5~8図に示す。第5図は、加算、除算、比較、平方根 演算等の加算タイプの命令に用いられる加算タイプの命令に用いられる加算の加算ペイプは3サイクルでその 機能を送行する。第6 a 図は乗算命令に用いいの 機能を送行する。第6 a 図は乗算命令に用いいの 権を 送行する。第7 図は R X タイプのロード命令に R X タイプのロード命令に R X タイプのロードの 機能を 説行する。パイプライン回路26 c の機能を 説行する。パイプライン回路26 c の機能を 形り、 とれは2サイクルでその機能を 説行する。第8図は他のすべての機能(普通は補助レジスタ や状況レジスタの書込み又は銃取り)を送行する

ためのパイプライン回路26dの構成を示している。

バイブライン回路26a~26dはそれぞれ制御部及びパイプ部(1~4)を含んでいる(第1図参照)。制御部は、関連するパイプ中の流れをできるだけ遠くまで行かせ且つFPRアレイ28がインターロックされる時を感知することにより、及びどとに良好なデータがあるかを調べることにより、関連するパイプの内部を制御する。MIMDモードでは、パイプ1~4が異なつた長さを持つているため、これらのパイプの全体的な制御が複雑になる。

パイプ内部には関連する状況フィールドを有する幾つかのレジスタがある。第5 a 図の加算パイプの場合、第5 b 図に示した状況フィールドの各ピットの意味は次の通りである。

ピットロ〜2(ADDR)ーオペランドのFP Rフドレス。

ヒット3(VI)ーパイプ中の当該ステージに おける命令が有効かどうかを示す。

のビットS(VR)は、パイプの当該ステージが 有効な命令を持つていなくてもデータ(結果)が 有効であるかどうかを示す。他のパイプ 3 及び 4 は短いので、状況情報は不要である。

パイプの各ステージに関する状況情報は、次のステージにその有効性を知らせるものであり、もし問題がなければ、次のステージは次のサイクルで有効になる。このように、状況情報は、問題の有無を判断したり、命令のデータをパイプ中のできるだけ遠くまで流すようにしたりするのにずれるのがイブは、当該パイプは、そのパイプが動いの活動記録テープル27の最も古いエントのかりの活動記録テープル27の最も古いエントののパイプ番号(PIPE NO)と一致するれ、かくして命令完了の同期が維持される。

第5 a 図に示した加算パイプ(パイプ1)は、 整列レジスタ34、FAレジスタ31、FBレジ スタ32、Aレジスタ35、Bレジスタ36、加 算器37、FSレジスタ33、Sレジスタ38、 ビット 4 ( V D ) - 関連する レジスタ中のデータが有効かどうかを示す。

ビット5 (M/S) -MIMDモードかSISDモードかを示す。

ビット6(RX)-命令がRXタイプかRRタ イプかを示す。

ビット 7 (2 B Y) - これが 1 になつていると、 2 サイクルのパイパスが行われていることを示す。 第 6 a 図の乗算パイプの場合は、更に次のよう な 4 ビットの状況情報を含む。

ピット8(EXT)-拡張精度結果かどうかを 示す。

ビット 9 ( L I ) ーオペランドが長いかどうか を示す。

ビット10(FLP)-1であれば浮動小数点 乗算であることを示し、0であれば固定小数点乗 算であることを示す。

ビット 1 1 ( I N T L ) - Y のオペランドがインターロックされるかどうかを示す。

にお、乗算パイプにおいては、状況フィールド

及び事後正規化レジスタ39を含んでいる。第5 b 図に示した状況フイールドは、FAレジスタ3 1、FBレジスタ32及びFSレジスタ33に関連している。

第5 a 図の加算パイプは3サイクルでその機能を送行する。第1サイクルでは、データがFPRアレイ28又はDパスから検索され、整列レジスタ34で整列操作が行われ、そしてオペランドがAレジスタ35及びBレジスタ36にラッチされる。第2サイクルでは、加算器37で実際の加算が行われ、その結果がSレジスタ38に書込まれる。最後の第3サイクルでは、事後正規化レジスタ39が必要に応じて先行ゼロをシフトアウトし、データをFPRアレイ28に戻す。

上述の機能は、第5 a 図のパイプが加算命令を 処理するときのものであるが、加算タイプに属す る他の命令の場合は、内部パイパス制御のために 他のレジスタも使用される。複数の異なつた命令 を処理し得る第5 a 図のパイプを維持し制御する ためには、3つの主制御レジスタが必要である。 それらは、FAレジスタ31、FBレジスタ32 及びFSレジスタ33である。

前述のように、レジスタ31、32及び33の 状況フィールドは以下のピットを含んでいる。

- インターロックされ得るオペランドを見つけるのに用いられるFPRアドレス・ビット(ADDR)。
- 2 パイプ中の当該ステージが命令に対して有効であることを示すのに用いられる有効命令ビット(VI)。
- 関連するデータ・レジスタが有効であることを示す有効データ・ピット(VD)。
- 4. 命令の終りを知らせるMIMD/SISD パイプ標識(M/S)。MIMDモードの場合 は、最終ステージが有効で、完了について競合 がなければ、命令の終りである。SISDモー ドの場合は、命令がパイプ中を何回かループす ることがあるので、もう少し複雑になる。
- 命令がRXタイプであることを示すビット (RX)。これは、FBレジスタ32に関して

イ28からロードするのであれば、オペランド 2はFPRアレイ28から読出されて一時レジ スタに記憶される。

サイクル2ーオペランド2が一時レジスタ又は DバスからYレジスタ49にロードされ、同時 にオペランド1の3倍乗算が3Xハードウエア 47で行われ、結果がXB/3Xレジスタ48 の3X部に審込まれる。更に、XAレジスタ4 6の内容が直接XB/3Xレジスタ48のXB 部にロードされる。

サイクル3及びサイクル4ーこれらは乗算器の 実際の実行サイクルで、M1サイクル及びM2 サイクルと呼ばれ、M1ハードウエア50及び M2ハードウエア51を使用する。M1サイク ルとM2サイクルの間にレジスタが介在するこ とはなく、従つてXB/3Xレジスタ48及び Yレジスタ49は、データがPレジスタ52に ランチされるまで、これら2サイクルの間保持 されねばならない。

サイクル5ーPレジスタ52からFPRアレイ

は、そのアドレス・ピットが無効で、入力データ(まだ有効でなければ)のためにデータ・パスを監視する必要があることを示す。

6 2 サイクル・バイパスの第1 サイクルを示すビット(2BY)。インターロックされたデータが見つかつた場合、それを取出すのに2サイクルを要することがある。

第6a図の乗算パイプ(パイプ2)は、FXAレジスタ41、FYSレジスタ42、FXBレジスタ43、FYレジスタ44、FPレジスタ45、XAレジスタ46、3Xハードウエア47、XB/3Xレジスタ48、Yレジスタ49、M1ハードウエア50、M2ハードウエア51、及びPレジスタ52を含んでいる。との乗算パイプは、もしハザードに遭遇しなければ、5サイクルでその機能を遂行する。

サイクル1ーオペランド1がFPRアレイ28からXAレンスタ46にロードされる。バス幅の制限から一時に1つのオペランドしかロードできないので、もしオペランド2もFPRアレ

28への書込みが行われる。本実施例では、チップ間に1本の8パイト・データ・パスしか設けていないので、拡張精度結果の場合には、第2の書込みサイクルであるサイクル6が後に続く。

乗算パイプを制御する制御レジスタは、 X A レジスタ 4 6 の状況を維持する F X A レジスタ 4 1、R R タイプの命令の場合に オペランド 2 を最初に 受取る一時レジスタの状況を維持する F Y S レジスタ 4 8 の状況を維持する F Y レジスタ 4 8 の状況を維持する F Y レジスタ 4 9 の状況を維持する F Y レジスタ 4 4、及び P レジスタ 5 2 の状況を維持する F P レジスタ 4 5 である。 これらの側御レジスタないし状況レジスタは、 第 6 b 図に示す 1 2 ビットの情報を維持する。 これらのピットは次の通りである。

- インターロックされ得るオペランドを見つけるのに用いられるFPRTドレス・ビット(ADDR)。
- 2 パイプ中の当該ステージが命令に対して有

効であるととを示すのに用いられる有効命令ビット(VI)。

- 3. 関連するデータ・レンスタが有効であるととを示す有効データ・ピット(VD)。
- 4. 別のチップ上でローカル作業用記憶域を作り出すのに用いられる有効結果ビット(VR)。RR命令の場合、オペランド2は、別の命令がその内容を変更するまでは、乗算後もピッスタ49で有効になっている。有効結果ビットドレスを復して有効であるとを示す。また、RRの令及びRX命令の場合、乗算の結果を含むPレジスタ52は、別の乗算がこのパイプのFPRレジスタ52は、別の乗算がこのパイプのFPRと対してある。ロードを少しでも減らすことができれば、性能の向上につながる。
- 5. 命令がRXタイプで、そのアドレス・ピッ

がなければ、FYレジスタ44は初期設定回路2 5又はFYSレジスタ42によりセットされる。 競合は次のような形をとり得る。

M 1 有効、又は

M2有効且つPレジスタ競合、又は

XAが前の乗算に対し既に有効で且つXB競合 FPレジスタ45は、M2が有効で且つPレジスタ52についての競合がないときに、FXBレジスタ43によりセットされる。FPレジスタ45の有効結果ビット(VR)は、FPRTレイ28への他の普込みに依存しているので、別に維持される。かくして、内部ハザードに遭遇するまで、又は乗算バイブ中の命令の完了を妨げる外部ハザードに遭遇することなくPレジスタ52が有効になるまで、パイプ中をできるだけ遠くまでデータを流す内部バイブ制御により乗算パイブが維持される。

R X タイプのロード命令に用いられるパイプる の構成を第7図に示す。パイプ3は2サイクルし か要せず、その間データは単にパイプ中を流れる トが無効であることを示すビット(RX)。入 力データがまだ有効でなければ、そのためにデ ータ・バスを監視する必要がある。

- 4. 2サイクル・バイパスの第1サイクルを示すピット(2BY)。インターロックされたデータが見つかつた場合、それを取出すのに2サイクルを要することがある。
- 7. 拡張精度結果をFPRアレイ28に書戻さなければならないことを示すビット(EXT)。8. 長いオペランドがレジスタにあることを示すビット(LI)。
- 9. パイプ中の当該ステージにある命令が浮動 小数点命令であることを示すビット(FLP)。10. Yレジスタ49のオペランドに対するイン ターロックを示すビット(INTL)。

F X A レシスタ41及びF Y S レジスタ42は、サイクル1で初期設定回路25によりセットされる。 X B / 3 X レジスタ48に関して競合がなければ、F X B レジスタ43はF X A レジスタ41 からセットされる。 Y レジスタ49に関して競合

だけであつて、その他の処理は行われない。命令はデコーダ 2 2 で解脱され、FP Uは D パス・スタック制御回路 3 0 からの D パス有効信号を待つ。サイクル 1 では、データが D パス・スタック 2 9のデータ・レジスタ(DREG)91 に受取られる。このデータは、サイクル 2 の間に FP R T レイ 2 8 へ送られる。これを監視する制御部は、DREG 有効レジスタ 7 1 を含む D パス・スタック制御回路 3 0 である。

上述以外の機能(雑機能)を遂行するパイプ4 の構成を第8図に示す。このパイプは、Dパス・ スタック29の一部を成すDREG91の出力に 接続された間接アドレス・レジスタ61、同じしレ ジスタ62、Cパス・レジスタに接続された再試 行状況レジスタ63、及びCパス・レジスタに接 続された間接アドレス・モード・レジスタ64を 合む。状況ワード・レンスタ62及びFPRア レジスタ63の出力はDREG91及びFPRア レイ28に接続される。データは、Dパスか6間 接アドレス・レジスタ61及び状況ワード・レジスタ62にロードされる。間接アドレス・レジスタ61はマイクロコード・モードで使用され、FPRアドレスを含む。状況ワード・レジスタ62はFPUの状況、例えば例外や検査機構の状況を維持する。

第8図のパイプ4で遂行される雑機能の命令は 5つの基本グルーブに分けられる。

1. 観取り(簡単なピット操作を伴なうことがある)に続いてFPRアレイ28への書込みを基本的に1サイクルで行うロードRRグループ。
 2. FPRアレイ28以外の間接アドレス・レジスタ61や状況ワード・レジスタ62へのロードを行うロードRXグループ。

3 この第3グループの命令は2サイクルで実行される。サイクル1では、DREG91をロードする一方、DREG有効レジスタ71が有効になるのを待ち、サイクル2では、DREG91からDREG有効レジスタ71へのロードを行う。Cバスからの情報でレジスタをセット

Dバス・スタツク制御回路 3 0 は、 DRE G 有効 レジスタ 7 1、 D C パス・レジスタ 7 1、 デコー ダ 7 3、 D S 5 レジスタ 7 4、 D S 4 レジスタ 7 5、 D S 3 レジスタ 7 6、 D S 2 レジスタ 7 7、 D S 1 レジスタ 7 8、 S 2 有効レジスタ 7 9、 S 1 有効レジスタ 8 0、 及び M U X 選択回路 8 1 を 含む。 D パス・スタンク 2 9 は、 D パスに接続された S 2 レジスタ 9 3、 S 2 レジスタ 9 3 の出力 及び D パスに接続された S 1 レジスタ 9 2 、 並び に S 1 レジスタ 9 2 の出力及び D パスに接続され た D R E G レジスタ 9 1 を含む。

DS 1からDS 5までのレジスタ 7 8~ 7 4 は 次のようなビットを含んでいる(第 9 b 図参照)。 ビット 0~ 2 (IADDR) - 命令アドレス。 3 ビットの命令アドレスがゼロでなければ、境界

3 ピットの命令アドレスがゼロでなければ、境界間ロードが生じることを示す。境界間ロードは 2 つの D バス有効信号 (データの各部につき 1 つ)を必要とする。

ビット3及び4(PIPE NO)ーデータを送るべきパイプを一章的に説別するパイプを号。

する命令もとのグループに含まれる。例えば、 再試行情報を維持する再試行状況レジスタ63、 及びアドレス指定のためのモード・ピットを維 持する間接アドレス・モード・レジスタ64は、 このような命令によりセットされる。

4. サイクル 1 で F P R T レイ 2 8 の 競取りを 行つて D R E G 9 1 に 移込み、 サイクル 2 で デ ータを D パスへ出力して D パス有効を知らせる 記憶 R X グループ。

5. 最後の第5 グループは、FPR T レイ2 8 以外のレジスタの内容を 2 サイクルで D パスに 置く記憶タイプの命令を含む。第5 ダループの 命令で読取られる 2 つのレジスタは、状況ワー ド・レジスタ 6 2 及び再試行状況レジスタ 6 3 である。

Dバス・スタック制御回路30のレジスタを除くと、バイブ4の動作に関連する制御レジスタはない。

Dパス・スタック 2 9 及び Dパス・スタック制 御回路 3 0 の構成を第 9 a 図及び第 9 b 図に示す。

ビット5( V I ) - 有効命令ビット。

ビット 6 ( D R ) 一当該命令のためのデータが D パス・スタック 2 9 の D R E G 9 1 にあること を示す。

ビット7(S1)-当該命令のためのデータが Dパス・スタック29のS1レジスタ92にある ことを示す。

ビット 8 ( S 2 ) 一当 該命令のためのデータが D パス・スタック 2 9 の S 2 レジスタ 9 3 にある ことを示す。

ピット9(EXE)ー命令が実行中で、適切なパイプが初期設定されたことを示す。

データを受取つた時、そのデータを前述のよう にしてパイプ中を従す適切な命令はどれかを見出 さなければならない。 これは混沌状態を引き起こ す。 次に、 この混沌状態について詳述する。

通常のRRタイプのオペレーションにおいては、インターロックが存在しない限り、データはFPRアレイ28から来る。その場合、ローカル・パイプ制御部は、ナペてのパイプの状況レジスタの

アドレス・フィールドを比較することにより適切 なデータを見つける。RXタイプのオペレーショ ンの場合はもう少し難しい。オペランド1は同じ ようにして見つけられるが、オペランド2はデー タ・バスから来る。データ・キャッシュを含む他 のパス・ユニットは、FPUが命令を受取るのと 同時にデータを供給するよう要求され、その時そ のパス・ユニットが使用中であれば、FPUによ る命令及び関連データの受取りが同期的に行われ ず、その結果として、データのアンダーフロー又 はオーバーフローが生じ得る。 Dパス・スタック 制御回路30は、DREG91が適切なパイプに 対して有効になると、その旨をローカル・パイプ ライン機構26に知らせる。とれは、データを分 離する際に、特に幾つかのパイプでデータが不足 している状態でデータ・バスが有効になつた時、 極めて重要である。従つて、Dパス・スタック制 御回路30はデータと命令を順序づける。これが 終ると、バイブライン機構26はパイプを通して データを移動させ、動的活動記録テープル21が

れた時に生じる。メモリは説出したデータを直ち に適切なパイプへ入れることはできないので、デ ータをFPUへ送る。従つて、データをスタック すること、及び最終的にデータを送るべきパイプ のパイプ番号でデータを識別することが必要であ る。

ペンドシェーク/大域ペザード回路23の構成 を第10図に示す。この回路23は、パイプ1 命令競合回路101、パイプ2新命令競合回路101、パイプ2新命令競合回路101、パイプ2新命令競合回路103、パイプ4 新命令競合回路104、大域競合回路105、パイプ4 がアンエーク組合せ論理回路107を含む標20 なびデコーダ22(第1図参照)に接続され20 なびデコーダ22(第1図参照)に接続され20 大域競合回路105は動的活動配録テープル20 なび続合回路105は動的活動配録テープル2つ に接続され、他のユニットからのパケンエーへ20 に接続され、他のユニットからのパケンエーへ20 に接続され、他のユニットが見得をCPU路25 に接続に応答して、アアリ使用中信号を初期設定回路25 へ送つたり、ユニットのメニーク組合せ論理回路

命令の完了を認めるのを待つ(あとで述べるよう に、命令の完了は、動的活動記録テーブル27に おいて最も古い命令、すなわち一番下のエントリ のパイプ番号と当該パイプのパイプ番号とを比較 することにより検出できる)。このようにして、 データの流れが始めから終りまで制御される。更 に、メモリはデータが何時要求されたかには無関 係に、可能になつた時点でデータを供給するため、 データのオーバーフロー又はアンダーフローが生 じる可能性があり、この点でもDパス・スタック 制御回路30が必要である。アンダーフローは、 幾つかのパイプが初期散定されているにもかかわ らずメモリからのデータ供給が遅い時に生じる( メモリからのオペランドを必要としないRXタイ プの場合を除く)。複数のパイプがデータを待つ ている状態でデータが到着した時には、そのデー タをどのパイプに送るかを正しく選択する必要が ある。オーパーフローは、1以上のパイプが一杯 であつて、メモリからのデータを使用する複数の 命令がCPUからFPU及びメモリへ同時に送ら

106は大城競合回路105に接続され、他のユニットからのハンドシェーク信号に応答して、FPUACCであり、有効命令信号を初期設定回路25へ送つたりする。割込みハンドシェーク組合せ論理回路106及び例外処理回路19に接続され、FPU割込み信号をCPUへ送る。

第10図の回路23へ入力を供給するのは、他のユニット(PBU)、パイプライン機構26、動的活動記録テーブル27、及びデコーダ22である。デコーダ22からの入力は、新しいである。デコーダ22からの入力は、新しいであるかどうか、及びどのパイプにあるかどうか、及びどのがを回路23に知らせる。パイプライン機構26からの入力は、パサードが生じているかどうかを示す。他のユニアリの外部にパイプにないが存在するかどうかをみるテーリの外部にパサードが存在する。動的活動記録テーブル27からの入力は、何らかの内部大域パサー

ドが生じているかどうかを示す。ハザードがなく、 新しい命令を実行すべきパイプで競合がなければ、 FPU ACK信号がハンドシエーク組合せ論理 回路106からCPU及び他のユニットへ送られ る(命令が2以上のパス・ユニットに対するもの であつて、ACKが抑止される場合を除く)。新 しい命令があつても、ハザード又は競合が存在し ていると、ユニット使用中信号が初期設定回路 2 5 へ送られ、FPU使用中信号がCPU及び他の PBUへ送られる。更に、新しい命令は命令スタ ック21のCパス・レジスタ21bに保持される。 この命令は、 ACKを出せるサイクルが生じるま で、後続のサイクルの間新しい命令とみなされる。 初期設定回路25へ送られる有効命令信号は、C パス・レジスタ21bにある命令が適正CPUハ ンドシェークを交していてFPUで実行すべきで あることを示す早期信号である。これはハザード 及び競合には依存しない。回路23から送られる 最後の信号は、例外条件を示す FPU割込み信号 であり、CPUへ送られる。例外条件は前の命令

・ータの長さに関係する長さ情報(短いデータはセ ロ充塡が必要である): FPRアレイ28への掛 込みを行う時にアドレス情報を供給する書込みタ イブ情報;FPRアレイ28からデータを取出す 時のアドレス情報に関係するFPRアドレス情報; 初期設定回路25へ入力される命令がRXタイプ かどうかを示すRX命令情報(RXタイプの命令 では、命令のデータの2番目の部分は、FPRア レイ28ではなくて主記憶装置から供給される); パイプ1~4の制御に必要なその他の情報;及び パイプ1~4のりちの1つを識別するパイプ番号。 デコーダ22がパイプ番号を供給する理由は、各 パイプが特定の命令に関連して機能するように特 殊化されており、どのタイプの命令が初期設定回 路25へ入力されるか、従つてどのパイプに入力 命令を入れるべきかをデコーダ22が知つている からである。これは、命令解説というデコーダ2 2の機能から考えて当然である。MIMD/SI S D 切替え回路 2 4 の出力は、M I M D / S I S D 切替え回路 2 4 の切替え位置に関係する情報を

に対する他のPBUの応答に依存するので、FPU割込み借号は例外条件を調べる例外処理回路19からゲートされればならない。パイプライン式の計算機においては、複数の命令が担されて同時に実行されるため、同じサイクルで複数の例外が生じる可能性がある。命令セットはSISDであるから、命令が順次に実行されているかの如いとに例外を処理しなければならない。これは、アリンエーク制御からととにより為される。との路ととによりある条件でFPU割よりによるハンドシェーキング及び大域ハザード検出が達成される。

初期設定回路25の構成を第11図に示す。初期設定回路25は、ハンドシェーク/大域ハザード回路23、デコーダ22、及びMIMD/SISD切替え回路24からの出力に応答する。ハンドシェーク/大域ハザード回路23からの出力は有効命令信号及びACK信号を含む。デコーダ22からの出力は次のような情報を含む:命令のデ

与える。

初期設定回路25は、それぞれ同じ選択信号及 び同じ情報信号を受取る5個のマルチプレクサ( MUX.) 111~115を含む。各マルチプレク サは、選択信号によつて選択されると、情報信号 を通過させる。選択信号は、(1) ハンドシエーク /大娘ハザード回路23からの有効命令/ACK 信号出力、及び(2)デコーダ22からのパイプ番 号出力により構成される。情報信号は、(1)長さ、 (2) 替込みタイプ、(3) FPRアドレス、(4) R X、(5) MIMD/SISD、及び(6) その他の 情報を含む。マルチブレクサ111~115の9 ちの 1 つがパイプ番号信号及び有効命令/ACK 信号を含む選択信号により選択されると、長さ情 報、書込みタイプ情報、FPRアドレス情報、R X命令情報、MIMD/SISD切替之情報、及 びその他の情報を含む情報信号がパイプライン回 路264~26dのうちの1つ又は動的活動記録 テープル21へ送られる。

次に、第1図~第8図を参照しながら、本発明

に従う動的MIMDパイプラインの動作について 述べる。

第1図において、それぞれ複数の命令を含む複 数の命令ストリームが、パイプライン機構26で クの実行を待つているものとする。これらの命令ス トリームの中から第1図の動的MIMDパイプラ イン(FPU)20へ入力される複数の命令が選 択回路(図示せず)により選択され、1つずつC パスを介して動的MIMDパイプライン20へ入 力される。命令は命令スタック21に受取られ、 デコーダ22で解読される。デコーダ22は、受 取つた命令がFPUで実行できるものであるかど **うかを調べる。命令の受取りはハンドシエーク/** 大域ハザード回路23により確認され(ACK信 号がCPUへ送られる)、命令はできるだけ早い 機会に実行される。CPUは、FPUの連続処理 が可能であることを前提にして、命令を連続的に 第1図のFPUへ送る。

データ及び1以上の命令がFPUへ入力できる 状態にあるものとすると、FPUは、デコーダ2

かを判断する。前述のように、各パイプは特定カ テゴリの命令を処理するように特殊化されており、 従つて新しい入力命令がデコーダで解読されて、 命令のタイプが決定されると、使用する特定のパ イプを識別できる。初期設定回路25はデコーダ 22からパイプ番号を受取り、マルチプレクサイ 11~115を介して対応するパイプへ新しい命 令を送る。命令がパイプ1~4のりちの1つに入 ると、そのパイプの識別情報を記録すべく動的活 動記録テーブル27が更新される。パイプ1~4 はフィードバック形式で動的活動記録テーブル2 7 に接続されているので、パイプ中での特定の命 今の実行状況は継続的に動的活動記録テープル 2 7 に記録される。従つて、デコーダ22及び初期 設定回路25で、別の新しい命令が特定のパイプ に対応していると識別され、そのパイプに入る準 備ができると、そのパイプに内部ハザード(例え は、データ・インターロック又はパイプ満杯)が 存在しているかどりかを調べるため、該パイプの 最初のステージに関連するパイプ制御部に記憶さ

2 で命令を1つずつ解読し、パイプラインがSI SDモードで動作するのかMIMDモードで動作 するのかをMIMD/SISD切替え回路24で 判断し、何らかのハザードが存在しているかどう かをハンドシエーク/大娘ハザード回路23で調 べ、とのパイプが命令を実行するのかをデコーダ 22及び初期設定回路25で決定し、適切なパイ ブが何時完了してその中に入力命令を入れられる かを動的活動記録テーブル27で判断し、これら のことがすべて終ると、FPUは命令を最大速度 で一時に1つずつパイプライン機構26へ入れる ことによつて命令を実行しよりとする。初期設定 回路25及びハンドシエーク/大域ハザード回路 2 3は、命令ストリームが始まろうとしているの か終ろうとしているのかを判断し、命令ストリー ム及び単一命令の正常終了又は異常終了をCPU に知らせる。ハザード存在の可能性があるため、 初期設定回路 2 5 及びハンドシエーク/大域ハザ ード回路23は、パイプ1~4のりちの1つがい つ利用されるのか、及び命令がいつ必要になるの

れている情報が読取られる。内部ハザードが存在 していると、新しい命令はこのパイプに入れない。 その時、この特定のパイプのパイプ番号が動的活 動記録テーブル21の一番下のエントリのパイプ 番号欄(PIPE NO)にあるかどりかが調べ られる。例えば、特定のパイプが番号×により識 別され、3つのパイプライン・ステージを有して いて、動的活動記録テープル27がパイプ番号欄・ にパイプ番号Xを含む3つのエントリを有してい ると、パイプXは命令で一杯であり、従つて新し い命令を入れるためには、パイプX中の最も古い 命令を完了させなければならない。テープル27 における最も古い(一番下の)エントリのパイプ 番号欄がXになつていると、パイプX中の最も古 い命令を完了させることができ、これにより、新 しい命令をパイプXに入れられるようになる。要 約すると、テーブル27の働きは、パイプ1~4 の制御部と一緒になつて、すべてのパイプが適正 に利用され且つ命令が始めから終りまで適正に実 行されるように、継続的な補助を与えることにあ

る。各バイブは特定カテゴリの命令を與行し、その外部的な制御は勤的活動記録テーブル27及び初期散定回路25が受持ち、内部的な制御は内部パイブ制御部が受持つ。各バイブは、複数の命令ストリームに属する複数の命令を與行することもできる。

次に、第1図及び第4図を参照しながら、動的 活動記録テープル27の動作について説明する。

ACK信号がハンドシェーク/大域ハザード回路23から送られるか、又は使用中信号が回路23によつて落とされると、入力命令に関する情報が動的活動記録テーブル27の1つのエントリに入れられる。第4回の例では、テーブル27は8個のエントリ(1~8)を持つている。このテーブル27は、入力命令をどのように完了さそるかを決定するのに必要な幾つかのパラメータを含む。キー・パラメータは、当該命令を実行するパイプを決定するのに見せかける必要があるため、動的活動記録テーブル27はサイクル毎に読出さ

29及び D パス・スタック制御回路の動作について説明する。

第9a図において、Dパス・スタック制御回路 30のレジスタ14~18は命令用のスタックと して働き、Dバス・スタツク29のレジスタ91 ~93はデータ用のスタツクとして働く。Cパス 上の命令はDCパス・レジスタ12及びデコーダ 13の働きによつてスタツクされる。 D C パス・ レジスタ12は、使用中信号とは無関係に、サイ クル毎にCバスをラツチする。デコーダ73は、 前の使用中状況の認識に基いて、いつ新しいDパ ス・ロード命令がFPUに入るかを示す。かくし て、データが到着して命令の実行が始まるまで、 Dバス・ロード・タイプの各命令に関する情報が 維持される。他の重要な状況レジスタは、DRE G有効レジスタ11、S1有効レジスタ80及び S 2有効レジスタフタである。これらは何れも2 ビットのレジスタであつて、データが部分的に有 効か( P )、完全に有効か( F )を示す。 レジス タ74~78にある命令が実行されておらず且つ

れ、入力命令の実行を次に完了するのはどのパイ ブかを示す。各サイクルでテーブル27から銃出 された情報は、選択されたパイプが完了を待つて いるかどうかを見るために、そのパイプの内部状 況(状況レジスタにある)と比較される。もし完 了を待つていれば、命令は完了され、動的活動記 録テーブル21中の対応するエントリが消去され る。云い換えれば、番号Xのパイプが命令を実行 中で、パイプ番号Xが動的活動記録テーブル27 の最も古い(一番下の)エントリのパイプ番号欄 に記録されている場合、パイプ×における最も古 い命令の完了は、テーブル27中の当該命令に関 連するパラメータとパイプXの状況レジスタの内 容とを比較することを含む。パイプXの状況レジ スタが最も古い命令の実行完了を示していると、 その実行結果はパイプXから適切な宛先の方へ送 り出される。パイプXの内容は1ステージだけシ フトされ、新しい命令を実行のために挿入できる よりにする。

次に第9図を参照しながら、Dパス・スタック

レジスタ91~93にデータが入つていると、デ ータのオーバーフローが生じる。一方、幾つかの 命令がレジスタフ4~18に入つているが、レジ スタタ1~93に十分なデータがなければ、デー タのアンダーフローが生じる。入力データはDパ ス・スタツク29のレジスタ91~93にスタツ クされ、入力命令は D パス・スタック制御回路 3 0のレジスタ74~78にスタックされるが、D パス・データを必要とするスタックされた命令と スタックされたデータとの間には1対1の対応関 係がある。Dパスからの一組のデータをパイプラ イン機構26へ送る場合には、パイプ1~4のり ちのどのパイプがこの一組のデータを受取るのか を決定する必要がある。Dパス・スタック29の レジスタ91~93にスタツクされたデータと、 D バス・スタック制御回路30のレジスタ18~ 7 6 にスタツクされた命令との間には 1 対 1 の対 応関係があるので、到着した一組のデータは、D パス・スタツク制御レジスタ74~78のりちの 一番下のレジスタ18のピット3及び4(PIP

E NO)によつて表わされるパイプ番号を持つ たパイプ (パイプ 1 ~ 4 の 5 5 の 1 つ ) に送られ る。

最後に、簡単な命令ストリームの例を示す第1 2図を参照しながら、との命令ストリームが第1 図のハードウェア中をどのように流れるかを説明 する。

第12図の命令ストリームは次の3つの命令か ら成つている。

- (1) FPR1へのロードを行うRXタイプのロード命令。
- (2) FPR1及びFPR2の長精度乗算を行つ て、長精度結果をFPR1に普込むRRタイプ の長精度乗算命令。
- (3) F P R 3 及び F P R 4 の長精度加算を行つ て、長精度結果を F P R 3 に審込む R R タイプ の長精度加算命令。

この命令ストリームから次のようなことがわか る。

(1) 各命令はそれぞれ異なつたパイプで実行す

ないことを決定する。この結果、ACK信号( FPU ACK)がハンドシエーク/大域ハザ - ド回路23からパイプ3を初期設定する初期 散定回路25へ送られる(複数パス・ユニツト PBOの場合はデータ・キャッシュが両ユニッ トに対して応答するので、FPU ACKは他 のユニットには送られない)。初期設定回路2 5は、ロード命令を動的活動記録テープル(D HT)21に置くための情報も与える。ロード 命令がRXタイプであることがデコーダフる( 第9図)で検出されているので、Dパス・スタ ツク制御回路30ではロード命令の情報がDS 1 レジスタ78に置かれる。また、データ有効 信号がDパスからDREG91に受取られてい るため、DREG有効レジスタ11が活動状態 になる。とのサイクルの間、CPUはFPUに 向けて、RRタイプの乗算命令をCバスへ送り 出し、Cパス・レジスタ21b及びDCパス・ レジスタ12がこれをラツチする。

サイクル2-RRタイプの乗算命令がデコーダ

る必要がある。

- (ロ) ロード命令は、乗算命令で使用されるレジスタ(FPR1)への普込みを行う。この競合の結果、もし書込み(ロード)が生じる前に乗算命令が受取られると、インターロックが生じ得る。
- (ハ) 加算命令は、前のロード命令及び乗算命令 で使用されるFPRを使用しない。

第1図のハードウェアがこの命令ストリームを 各サイクルでどのように処理するかを以下に述べる。

サイクルローCPUがFPUに向けて、RXタイプのロード命令をCパスへ送り出し、Cパス・レジスタ21b(第3図)及びDCパス・レジスタ72(第9図)がこれをラッチする。サイクル1ーロード命令がデコーダ22及びデコーダ73(第9図)で解読される。ハンドジェータ/大域ハザード回路23が、パイプ3の内部パイプ制御部及び動的活動記録テーブル27を検査することによつて、ロード命令の開始に問題がないこと、及び大域ハザードが存在し

22及び13で解読される。ハンドシエーク/ 大域ハザード回路23が、パイプ2の内部パイ プ制御部及び勤的活動記録テーブル27を検査 することによつて、乗算の開始に問題がないこ と、及び大域ハザードが存在しないことを決定 する。との結果、ACK信号(FPU ACK) がCPU及び他のPBUへ送られ、初期設定回 路25がパイプ2を初期設定すると共に、FP R2をFPRアレイ28からFLPパスへ読出 し、Yレジスタ49にラツチさせる(第68図)。 初期設定回路25は、乗算命令を動的活動記録 テープル21に置くための情報も与える。更に 初期設定回路25は、FPR1がロード命令に よりインターロックされ、従つて乗算のオペラ ンド1がインターロックされることを、動的活 動記録テーブル27を解読したハンドシエーク /大坡ハザード回路23から知らせ、デコーダ 22からの情報に基いてFXAレジスタ41及 びFYレジスタ44を初期設定する。Dパス・ スタツク制御回路30のデコーダ13(第9図)

では、乗算命令がDパスを使用しないこと、及 びDREG91によつてインターロックされる ととを検出しているので、DREG91がXA レジスタ46(第6a図)にロードされる。D REG91はとのサイクルで有効であり、ロー ド命令を完了させるためFPRアレイ28がロ ード(事込み)される(ロード命令の完了は、 次に完了するのがパイプ3であることがDRE G 有効レジスタ71及び動的活動記録テーブル 27により示されると可能である)。 CPUは FPUに向けて、RRタイプの加算命令をCバ スへ送り出し、Cパス・レジスタ21b及びD Cパス・レジスタ72がこれをラッチする。 サイクル3ーRRタイプの加算命令がデコーダ 22及び13で解読される。ハンドシエーク/ 大域ハザード回路23が、パイプ1の内部パイ ブ制御部及び動的活動記録テーブル(DHT) 2.7を検査することによつて、加算の開始に間 題がないこと、及び大域ハザードが存在しない。 ことを決定する。この結果、ACK信号(FP

て、整列レジスタる 4 による整列(アラインメント)もこのサイクルで行われる。

サイクル4 - 第 6 a 図において、両方のオペランドがX B / 3 X レジスタ4 8 及び Y レジスタ4 9 で使用可能であり、かくてM 1 サイクルが開始し、乗算を行うためにM 1 ハードウエア 5 0 が使用される。第 5 a 図において、加算のサイクル 2 に入り、加算器 3 7 が動作して、その出力が S レジスタ 3 8 にラッチされる。F A レジスタ 3 1 のデータがF S レジスタ 3 3 へ転送される

サイクル5-第6 a 図において、乗算のM 2 サイクルが開始してM 2 ハードウエア 5 1 が使用され、その結果が P レジスタ 5 2 にランチされる。 F X B レジスタ 4 5 が F P レジスタ 4 5 をセントする。動的活動記録テーブル(DHT) 2 7 は、乗算命令のためのパイプ 2 が次に完了しなければならないことを示しているので、第5 a 図のパイプ 1 は、8 レジスタ 3 8 のステージで待機していなければならない。

U ACK)がハンドシエーク/大域ハザード、 回路23からCPU及び他のPBUへ送られ、 初期散定回路25がパイプ1を初期散足すると 共に、FPR3及びFPR4をFPRアレイ2 8からAレジスタ35及びBレジスタ36へ説 出す(第5 a 図)。初期設定回路25は、加算 命令を動的活動記録テープル27に置くための 情報も与え、更にインターロツクが存在しない ことを、動的活動記録テーブル27を解脱した ハンドシエーク/大域ハザード回路23から知 らせる。また初期設定回路25はデコーダから の情報により、FAレジスタ31及びFBレジ スタ32を初期設定する。第68図において、 MUX週択回路53で決定された競合のため、 乗算ハードウエアはオペランドをYレジスタ4 9に保持し、3×ハードウエア41で3倍乗算 を実行し、XB/3Xレジスタ48にラッチす る。乗算命令のための制御情報はFYレジスタ 44に保持され、FXAレジスタ41からFX Bレジスタ43へ転送される。第58図におい

サイクル6 - 第 6 a 図において、 P レジスタ 5 2 が有効であることが F P レジスタ 4 5 により示され、且つこのパイプが次に完了することを動的活動配録テーブル (DHT) 2 7 が示しているので、乗算命令が完了する。乗算を完了させるため、動的活動配録テーブル 2 7 は 容込みアドレス及び長さ情報を F P R アレイ 2 8 へ供給する。 加算はまだ S レジスタ 3 8 のステージで待機している。

サイクル7 - S レジスタが有効であることがF S レジスタにより示され、且つ加算パイプが次に完了することを動的活動記録テーブル(D H T)27が示しているので、加算が完了する。これで、第12図の命令ストリームの実行が完了したことになる。

### 4.図面の制単な説明

第1図は本発明に従う動的MIMDパイプラインの機成を示すプロック図。

第2図は従来の標準的なMIMDパイプラインの概略を示すプロック図。

第3回は命令スタック21の構成を示すプロック図。

第4図は動的活動記録テープル27の内容を示す図。

第5 a 図及び第5 b 図はパイプライン回路26 a の構成を示すプロック図。

第6 a 図及び第6 b 図はパイプライン回路 2 6 b の構成を示すプロック図。

第7図はパイプライン回路26cの構成を示す プロック図。


第8図はパイプライン回路26dの構成を示す プロック図。


第9 a 図及び第9 b 図は D バス・スタック 2 9 及び D バス・スタック制御部 3 0 の構成を示すプロック図。


第10図はハンドンエーク/大城ハザード回路 23の構成を示すプロック図。


第11回は初期設定回路25の構成を示すプロック図。

第12図は命令ストリームの一例を示す図。...












第3図



第 5b 図





ハイブティンログ 260


パイプラインの移26b

ハイフラインの3626d

動的な物 女妹ゲーフ・ル27

FPR 試取リアドレス

- 3 - パイケインロスを26c



第10 図

	サイブルロ	サイフルー	サイクル 2	サイフル ろ	サイフル 4
FPR I to-F(RX)	Сバス	Cパズレジスタ Dバス有効 ACK DHT I	DREG有幼 FPR者込み 克 3 DHT I		•
集革(FPRI×FPR2 → FPR	1)	Cバス	CNA·LTAP DREG → XA FPR → Y ACK DHT 2	XA → XB Y → Y	MI Y→Y XB→XB
か挙(FPR3+FPR4→FPR	3)		CNZ	Cパズレスタ FPR→AB ACK 変列 OHT 2	かり S ロード DHT 2

	サイブル 5	417N 6	. サイフル ア
無 (FPR I× FPR2→FPRI)	M2 pu-f DHT I	P 有 劫 DHT I FPR \$ 込み 克 3	
加靬(FPR3+FPR4→FPR3)	待 撰 S保持 DHT 2	待 撰 S 保持 DHT 2	FPR 多込* 克 J DHT !

第 12 図